Amplificator 2n3055

[fritz_vali]

Revin diseara cu aceste teste , momentan am putina treaba.  multumesc.

[Marian]

Propun o analiza a schemei pentru a-i intelege mai bine limitarile, si pentru a justifica motivul pentru care am afirmat ca schema este depasita. Doar faptul ca este simetrica nu poate fi deajuns ca sa caracterizeze o schema drept de calitate, tranzistorii tot la fel functioneaza, deci unele probleme persista si sunt la fel de mari ca si la schemele in configuratia clasica, in fapt uneori chiar mai mari, marturisesc ca am fost surprins si eu de rezultatele mai slabe decat m-as fi asteptat, iata de ce o sa ma folosesc de multisim care este o unealta foarte buna, pentru a ilustra cateva probleme, aceasta este schema de principiu:

 

 

Iata offset-ul si curentul de mers in gol setat de mine undeva pe la cateva zeci de mA:

 

Puterea maxima este la limita de clipping, care este pe la 33W pe 4 Ohm pentru acele alimentari:

 

Teoretic ar trebui sa avem macar 40W pe 4 Ohm daca am lua in considerare o saturatie a etajului final de 3V, si totusi nu putem obtine nici macar atat, daca e sa ne luam dupa cifre atunci am deduce ca saturatia etajului final este undeva aproape de 5V, o sa spuneti ca este imposibil asa ceva pentru un etaj final bipolar, si aveti dreptate, limitarea nu este in etajul final ( sau oricum este si acolo dar nu cea dominanta ), ci la VAS, o sa vedeti mai tarziu de ce.

 

Iata THD1 in gol:

 

Iata THD1 in sarcina de 4 Ohm:

 

Iata acum THD20 in gol:

 

Si THD20 in 4 Ohm:

 

Ce deducem noi din imagini? In gol THD1 este la un nivel decent pentru o schema fara pretentii, in sarcina insa creste exponential ( de aproape 18 ori ), asta ne indica contributia etajului final la THD, care este una foarte mare ( si a se observa ca am setat intentionat biasul undeva in zona optima ), cresterea atat de mare a distorsiunilor cu sarcina fata de mersul in gol se datoreaza sarcinii puse pe VAS de catre etajul final, se reduce mult impedanta din colectoare ( este dominata de impedanta de intrare a etajului final ) si deci se reduce mult si amplificarea in bucla deschisa a VAS. Hai sa vedem raspunsurile in frecventa.

 

Castigul in bucla inchisa:

 

Diagrama bode la bucla inchisa arata destul de bine, o limita inferioara undeva pe la 2hz, si una superioara asa cum se vede, pe la 151khz, ceea ce este in regula. Iata acum castigul in bucla deschisa:

 

Avem un varf de 84db si cam 55db la limita de 20khz asa cum se poate vedea mai jos:

 

Avem asadar o reactie negativa cu 29db mai redusa la 20khz fata de 100hz unde este si zona acelui varf, asta atenueaza mult efectele benefice ale reactiei negative la limita superioara a spectrului audio. Limitarile aici tin in primul rand de compensarea miller, care domina raspunsul in spectrul audio si chiar mai sus, pana spre frecvente mai mari unde intervin si alte poluri din amplificator si adauga la caracteristica cazatoare a graficului, atat in castig cat si in faza.

 

Spuneam mai sus ca in sarcina etajul final intervine asupra castigului in bucla deschisa, si asta destul de substantial, iata:

 

 

Limita maxima de la sub 1khz s-a redus cu 23db iar la 20khz s-a redus cu cca 4db, Acesta este modul direct in care etajul final afecteaza performantele amplificatorului prin modul cum incarca VAS.

 

Pana acum simularile s-au facut cu un etaj final ideeal, unde amplificarea in curent a tranzistorilor este una mare, dar iata ce se intampla daca limitam in simulator finalii la 20hfe si prefinalii la 50hfe:

 

Pe langa faptul ca sinusoida, nu prea mai este sinusoida, THD1 a crescut la 10% iar puterea s-a redus la 20W. Este o consecinta dramatica a efectului pe care amplificarea in curent reala, a finalilor in special, scazuta, mai cu seama la curent de colector mai mare unde Hfe scade destul de mult. Pur si simplu se cere prea mult de la VAS, iata ce se intampla daca reducem R8 si R9 la 7k5 pentru a aduce din nou cca 2,7mA in diferentiale asa cum a fost in schema originala:

 

Recuperam cativa W din putere, sinusoida arata mult mai aproape de...sinusoida, THD-ul scade cu mai bine de 2%...

 

Observam asadar efectele negative ale alimentarii simplificate a diferentialelor, variatiile tensiunii modifica dramatic performantele, si insasi parametrii de lucru, ceea ce este evident de nedorit, de aceea imi sustin parerea ca se poate mult mai bine de atat, si ca nu orice schema simetrica este "mai buna", in fapt MP100 al meu in varianta originala ( adica ala simplu si banal si cum l-ati mai fi catalogat voi ), este net superior acestei scheme, din multe puncte de vedere, si nu spun asta ca sa ma laud ci ca sa se inteleaga faptul ca nu e atat de simplu sa obtii o schema simetrica performanta.

 

Va las sa parcurgeti si sa digerati prezentarea asta, si poate mai spre4 seara sau maine vin si cu cateva sugestii.

Toate cele bune.

[Tunereader]

Apreciez acest gen de explicatii, ajuta si pe altii sa inteleaga mai bine...

[Marian]

Ma bucura mult chestia asta, tocmai asta urmaresc sa fac prin activitatea mea aici pe forum. Multumesc si pentru apreciere, inseamna ca misiunea mea a fost indeplinita.

[Vizitator]

Spune-mi, te rog, ce soft e mai sus? Eventual MP. Multumesc!

[Marian]

Multisim12, se gaseste destul de usor cu gugle, si este foarte util in masura in care este inteles corect.

[Dan57]

Ma bucura mult chestia asta, tocmai asta urmaresc sa fac prin activitatea mea aici pe forum. Multumesc si pentru apreciere, inseamna ca misiunea mea a fost indeplinita.

 Reiau din comentariu tau privind analiza pe care ai facut-o: "Pana acum simularile s-au facut cu un etaj final ideeal, unde amplificarea in curent a tranzistorilor este una mare, dar iata ce se intampla daca limitam in simulator finalii la 20hfe si prefinalii la 50hfe:"

 Cred ca ai "manipulat" putin simulatorul cu aceste valori, in special prefinalii care sincer sa fiu tot am masurat la ei de cca 35 de ani si BD urile cu hfe mai mici de 120, 130 nici nu prea se gaseau iar la 2N3055 puteai pune cu multa incredere 70-100. asa ca mai scadeai din THD ul tau care sincer sa fiu nici nu prea era luat in considerare decat la scule de foarte inalta calitate. Ca exemplu am "descoperit" pentru prima oara THD prin anii 1980 la un amplituner ce se facea de comanda si numai pentru 5 tari din lume. Sansui QRX 9001, scula ce costa la vremea aia cca 1500 dolari americani. Are finali pe tranzistori si THD-ul de 1%; Dolby Procesor pentru Imprimare si redare etc, etc. In concluzie fi mai bland cu simularile care sunt bune dar la "mare distanta" de realitate. Daca se doreste o calitate superioara a auditiei incercati amplificatoare in clasa D si lasati-le pe alea "batrane" cu neputintele lor. Cu stima, Dan,.

Editat Martie 12, 2015 de Dan57

[Letcon]

Marian,daca tot ai pus schema in simulator,ai putea face niste simulari si cu etaj final complementar?Mersi.

[Marian]

100hfe la 2N3055? In sarcina? Nu cred ca vorbim despre acelasi tranzistor... Ceea ce se masoara cu multimetrul este amplificarea in curent, dar la un curent de sarcina mic, de maxim cativa mA, trebuie stiut faptul ca bipolarii au o caracteristica cazatoare a Hfe pe masura ce curentul de colector creste, si este una destul de abrupta in multe cazuri.

 

Iata ce ne spune pdf-ul 2N3055:

 

La 21V cum am avut acolo si sarcina de 4 Ohm, daca luam in calcul un curent de varf de minim 4A atunci observam ca Hfe nu poate fi mai mare de cca 35, si asta este o valoare optimista, 20 la Hfe pentru 2N3055 Romanesti este o valoare realista ( ca sa nu zic optimista ), si stiu ce zic pentru ca am masurat multi. La prefinali e drept ca poate am fost un pic pesimist dar nu cu mult, si a fost deliberat pentru a scoate clar in evidenta problemele acelea.

 

PS: Clasa D superioara clasei AB ca si performante audiofile? mai este de furca pana acolo...

 

PS2: Letcon o sa simulez si niste complementari dar dupa ce vom ajuta pe Vali sa puna cu bine amplificatorul in functiune.

[franzm]

La 2N3055 curentii reziduali pot depasi curentul la care se masoara beta cu multimetrul.

[elektronu85]

Marian jos palaria pentru lectii, am mai invatat si eu ceva, si mi-a intrat bine in cap. Multumesc si eu pe aceasta cale pentru explicatiile pe care le dai si toata stima pentru munca depusa ca sa ne faci pe noi astia mai palizi sa intelegem niste lucruri care pentru tine sunt banalitati si care pot deveni de-a dreptul enervante pentru nivelul tau de cunostinte. MULTUMIM!!!

[franzm]

Marian, daca cumva se pune problema investigarii / folosirii unui etaj final cvasicomplementar cu tripleti, va rog sa simulati si pe cel de la Quad 303. Cu tranzistoare actuale, bineînteles.

[fritz_vali]

Am revenit cu unele masuratori .

Am masurat tensiunea de la intrare  unde am 0,53Vca (semnal sinus 100hz din programul WinISD) pe alternativ logic iar pe iesire spre surprinderea mea am  0,32 Vca.

Am masurat si caderea de tensiune pe rezistenta  R21 am 0,84Vcc si pe R19 0Vcc.  

In plus  am mai masurat si Rezistenta de 100 din Colectorul T10 si este 0Vcc iar din Emitorul T8  (R18) este 0,52Vcc.

Masuratorile au fost facute de 2-3 ori, ca sa fiu sigur, iar masurarea rezistentelor R21 si R19 respectiv R18 si cealalta nenotata au fost facuta fara nici un semnal la intrare.

Editat Martie 12, 2015 de fritz_vali

[remus68]

20 la Hfe pentru 2N3055 Romanesti este o valoare realista ( ca sa nu zic optimista ), si stiu ce zic pentru ca am masurat multi

 

Cu ce i-ai masurat si in ce conditii?

[Marian]

Vali la tine suspectez ceva probleme in etajul final, asigura-te ca toti cei 4 tranzistori sunt in regula, si dioda la fel, si uita-te atent pe cablaj sa nu cumva sa fi gresit tu ceva la rutarea traseelor, pini inversati sau legaturi gresite, sau ceva in genul...

 

Electronu, multumesc pentru apreciere, si eu am multe neajunsuri dar imi place sa invat mereu cate ceva, si atat cat stiu imi place sa impart si cu altii intr-o maniera cat mai simplista si usor de digerat.

 

Franzm multumesc pentru sugestie, voi tine cont.

 

Am promis niste solutii, asa ca ma tin de cuvant. Prea multe nu se pot face datorita limitarilor impuse de placa pe care Vali deja o are realizata, astfel incat ceea ce se propune trebuie sa poata fi realizat pe acea placa, cu modificari cat mai simple, si nici nu cred ca ar fi ok sa modificam prea tare schema, prea multe compromisuri ar duce la o cu totul alta schema, si eu unul nu vreau asta, deci ma voi limita la ce se poate face cu placa asta.

 

Cea mai mare problema este insasi alimentarea diferentialelor, care face amplificatorul foarte sensibil la variatiile tensiunilor de la sursa, aici se poate merge pe 2 cai:

 

1-Se scot rezistentele de 100 Ohm inseriate pe ramurile de alimentare intre etajul final si restul amplificatorului, si se foloseste o alimentare separata stabilizata, pentru partea din fata ( Diferentiale+VAS ), as recomanda ca aceasta sa fie cam cu 1-1,5V mai mare decat cea cu care se alimenteaza etajul final, adica daca alimentarea de forta este de exemplu +/-25Vcc atunci alimentarea stabilizata pentru partea din fata sa fie +/-26Vcc, sau +/-26,5Vcc sau hai sa zicem maxim +/-27Vcc dar nu mai mult pentru ca riscam saturatia VAS si stricam performantele sale rau.

 

2-Se fac ceva optimizari in schema pentru o oarecare imunizare a amplificatorului. Si pe varianta asta voi merge dupa cum urmeaza.

 

Intai vom analiza putin influentele variatiei alimentarii asupra dinamicii si performantelor amplificatorului, principala influenta este la diferentiale devreme ce acolo este si punctul sensibil. O variatie  alimentarii aduce dupa sine si o variatie a curentului de alimentare al diferentialelor, si cum lipseste degenerarea in emitoare ( degenerare in emitor prespune inserierea unei rezistente cu emitorul tranzistorului), se influenteaza destul de mult castigul in bucla deschisa al diferentialului, asta evident contribuie la distorsiuni, deci este un lucru de nedorit.

 

La astfel de scheme curentul prin VAS este dictat de comanda primita de la diferential, mai precis caderea de tensiune de pe rezistentele din colectoarele intrarii, care evident ca variaza si ea o data cu variatia alimentarii, si deci variaza insasi curentul prin VAS, aici exista degenerare ( si una destul de mare ), deci influenta asupra castigului in bucla deschisa a VAS este mai redusa, totusi ea exista. Este drept ca tot variatia alimentarii provoaca si o usoara variatie a impedantei de intrare a VAS si deci a sarcinii de colector din diferentiale, care tinde sa compenseze cumva variatia transconductantei diferentialelor, dar nu compenseaza suficient deoarece datorita degenerarii substantiale din VAS, variatia impedantei de intrare este mai redusa, compensarea aceasta este diminuata si de rezistentele destul de mici din colectoarele diferentialelor care reduc cumva influenta impedantei de intrare a VAS asupra sarcinii totale a diferentilalelor.

 

Revenim la simulari si observam influentele variatiei alimentarii asupra THD20 ( parametrul care "doare" pe cei mai multi ) cu iesirea in gol:

 

Am setat de data asta niste valori ceva mai realiste la Hfe pentru toti tranzistorii din schema, cei de la intrare cate 300 la fiecare, cei din VAS si prefinalii cate 80, si finalii cate 30, asta este cauza directa a THD20 de aici diferit ( mai mare ) fata de THD20 din prezentarea anterioara. Ok iata THD20 pentru alimentari de 23V:

 

Si 19V:

 

Influentele asupra THD sunt in mod evident prea mari, pentru doar 2V in plus per ramura de alimentare, THD a scazut cu mai bine de 30 de procente, iar pentru o reducere de 2V pe ramura, THD a crescut cu mai bine de 70 de procente, si variatii de +/-2V ale alimentarii nu sunt catusi de putin exagerate, mai ales in sarcina unde ne dor si mai tare distorsiunile. In simulari se observa cum curentul prin VAS practic s-a dublat de la 19 la 23V, asadar cu cat scade alimentarea, cu atat scad si resursele VAS ( care si asa sunt mici ), tot variatiile alimentarii, influenteaza sibstantial si curentul de mers in gol, si deci felul cum se face trecerea prin 0, ceea ce iarasi nu-i deloc bine si ceva trebuie facut, si ceva se poate face.

 

Intai vom lucra la alimentarea diferentialelor si pentru asta propun ceva ce poate realiza fizic si Vali pe placa lui cu ceva modificari minore pe partea de trasee:

 

Stabilizam oarecum curentul de alimentare al intrarii, prin stabilizarea tensiunii de acolo cu 2 zennere de 15V, solutia nu este una ideeala deoarece variatiile alimentarii tot mai aduc usoare variatii ale curentului prin diferentiale, dar influentele sunt mult mai mici ( foarte mult ), zenner-ul nu e un stabilizator ideeal, am explicat neajunsurile sale pe postarea mea de pe blog la articolul despre stabilizatorul paralel AICI. Totusi beneficiile sunt greu de ignorat. Am ales sa raman undeva in zona celor 2,7mA pentru diferentiale presupunand ca poate, compensarea miller tine cont de transconductanta la acest curent ( mai precis de rezistenta intrinseca valabila acestui curent ). Iata acum variatiile curentului prin VAS si ale biasului in functie de aceeasi variatie de +/-2V pe alimentare:

 

 

Asa cum se poate observa pe cele 3 voltmetre, variatii mai exista, ceea ce confirma faptul ca zenner-ul nu-i un stabilizator ideeal, dar influentele sunt mult mai reduse, si deci amplificatorul devine mult mai putin sensibil la alimentare, si asta doar prin adaugarea a 2 rezistente si 2 zennere, asta e un lucru evident bun. Hai sa vedem evolutia THD20:

 

 

 

 

Inainte diferenta THD20 de la 19 la 21V era de 70 de procente, acum aceasta a scazut la mai putin de 10 procente, a scazut mult THD20 la 19V pe alimentare, si o data cu el si celelalte chiar daca intr-o mai mica masura, asadar modificarea adusa a produs un beneficiu important, si se vede clar imunitatea crescuta a amplificatorului la variatiile alimentarii. Se mai pot face si alte optimizari pentru a inbunatati raspunsul in sarcina, dar pentru moment ma opresc aici, ca ma lungesc prea mult.

 

Va cer scuze pentru postarea lunga si va multumesc pentru eventualitatea in care ati avut rabdarea sa o parcurgeti, lungimea postarii era impusa de cele necesare de spus.

Toate cele bune, o sa revin maine sper eu.