Ajutor pentru buffer FIFO asincron pe 2 biti

[vzsolt]

Salut!

 

Incerc sa adun idei pentru urmatorul proiect: Buffer FIFO de mare capacitate pentru reclocking asincron.

De ce? as dori sa folosesc un clock local ultra performant pentru un convertor digital analogic pentru a separa datele de clockul cu jitter mare de la intrare primit de la un convertor SPDIF sau USB.

 

Descriere: Ca si intrare am doua linii de date in format I2S si un clock de 2.8224MHz (44.1KHz x 64) cu jitter de 200ps sau mai mult. Pentru convertorul D/A as dori sa folosesc un VCXO local cu jitter sub 3ps (tentlabs). Acesta permite modificare frecventei de baza cu +-100ppm. As configura VCXO la frecventa minima si presupun ca, clock-ul de intrare trebuie sa aiba o frecventa minima de 2.8224MHz - 100ppm si maxima de 2.8224MHz + 100ppm. 100ppm la 2.8224MHz = ~282Hz.

In cel mai rau caz clockul de intrare ruleaza la 2.8224MHz + 100ppm, deci o diferenta acumulata de approx 564 tacturi/sec ceea ce pentru o 60min continuu ar veni 2.030.400 de tacturi/60minute. Practic la 60 minute ar fi un delay de max 1sec, neobservabil.

 

Am gasit la farnell memorie SRAM de 16Mbiti (2048K x 8) BS62LV1600 si ar trebui sa implementez un controler pentru acesta. uC ar putea rula cu frecventa clockului local la 11.2896MHz. Ar fi ideal ceva cu PIC sau Atmel si nu FPGA pentru a nu complica lucrurile prea mult.

 

Mersi,

Zsolt

[vsurducan]

Puteti explica condensat si pe scurt care este scopul final al acestei operatiuni mult prea complexe?multumesc,Vasile

[vzsolt]

Scopul final este reducerea jitter-ului ceasului care comanda convertorul D/A.

 

Ce este jitter-ul si o descriere succinta a problemelor cauzate aici: http://www.lavryengineering.com/white_papers/jitter.pdf

 

Metodele existente utilizeaza un circuit PLL secundar avind un un VCXO cu jitter foarte redus, sub 5ps. Metodele de comanda a VCXO-ului pentru a avea acceasi frecventa ca si cea de referinta difera de la o implementare la alta. Metoda pe care as dori eu sa o folosesc ar avea la baza un buffer foarte larg pentru a permite modificarea frecventei VCXO-ului foarte incet, pentru a nu induce jitter (cam ceea ce e descris la capatul documentului jitter.pdf)