Proiectare driver FET pt microstepping

[izua]

Lucrez la un controller bipolar cu microstep. Ca idee, ar trebui să meargă de la microstep 1 la 32 sinus şi liniar, limitare de curent maxim (amplitudine), morphing, inversare automată a ieşirilor (motorul merge oricum e cuplat), comandă cw/ccw & step/dir şi probabil protecţie la supratensiune iar pe viitor şi intrări de optice/hall. Am toată partea de soft scris, dar nu am o idee clară despre cum trebuie proiectată o parte de putere corect.

Ce vreau de la ea: 50V maxim, 7-8A maxim (v. gecko drive), jucându-mă doar din FETurile finale.

Ce urmăresc de la produsul final: alternativă ieftină (şi probabil open hardware) de drivere la nivelul gecko.

 

Notă: forumu' nu mă lasă să ataşez, aşa că am pus toată documentaţia aferentă pe http://home.izua.ro/elforum

 

Ca specificaţii am 25khz semnalul de comandă si 1280 de paşi (0x0500) pentru lăţimea pulsului (rezoluţie PWM). S-ar putea mări şi rezoluţia şi frecvenţa peste MHz dacă e nevoie, dar sigur nu vor face faţă FETurile. 25khz = 40us perioada, deci cel mai mic puls (0x0001) este de 40us/1280, adică 31.25 ns. Se ia un fpga/controller care genrează 8 pwm-uri independente de acest tip, se pun sub control software şi gata problema. În tot postul de mai jos, când zic "paşi" nu mă voi referi la paşii de microstep, ci la diviziunile semnalului pwm (practic valoarea ratei de umplere).

 

Voi lua IRF640 (irf540 în schemă, destul de similar). Avem VGS=±20V, VDS=200V, ID continuu la 100 grade = 11A. Vreau un driver de FETuri capabil. Schema proiectată de mine nu e strălucită, fiind necesari 3 tranzistori / FET, deci 24 în total. V1 e sursa de putere care ţine sarcina R4, V2 e semnalul logic de 1.8V, V3 e sursa de comandă a porţilor, R5 e pusă să mă pot juca cu curentul care intră în poarta FETului. Ideal ar fi 0, împreună cu rezistenţă serie a porţii, dar nu-i. În practică nu o să existe. Varianta cu un pushpull BJT îmi permite o flexibilitate enormă. În cazul de faţă, cu perechea 2n2222-2n2907, am - după cum se vede teoretic - aproape 800 ns la cădere şi 100 ns la ridicare (pe sarcină, nu pe semnal).

 

Asta înseamnă 800/31.25 ~26 paşi de pwm pierduţi de la 0% în sus şi vreo 5 pierduţi de la 100% în jos. Atunci când rata de umplere e mică, să zicem 28/1280, FETul va sta saturat 3 paşi: 25, 26, 27, adică 93.75ns, în regiunea triodică/liniară 25*31.25, adică 781.25ns cât urcă, încă 5 * 31.25 adică 156.25 ns în regiunea triodică cât cade, şi restul de 1247 paşi (38968.75 ns) - închis.

a) Ce probleme vor fi într-un caz din ăsta cu căldura degajată? Clar, FETul e deschis puţin, dar cea mai mare parte a timpului nu e petrecută în saturaţie. Deci, cum fac să comand cât mai eficient FETul, astfel încât tot mai mulţi paşi de la 0 în sus şi de la 100% în jos să poată fi în saturaţie (cum scad timpii de ridicare/coborâre) ?

 

b)Cum interpretez graficul Vgs (tensiune poartă) vs Qq (sarcină poartă)? Presupun că pe măsură ce măresc tensiunea VGS, creşte sarcina invers proporţional scade capacitanţa parazită a porţii? Nu sună prea logic. 0.00000007 C * 12 V dau 0.00000084 farazi (840 nano), dar asta se întâplă numai la deschidere.

 

c) Ce mama dracului are curentul prin poartă de e aşa inegal? M-am jucat cu valorile de componente dar raportul Ideschidere/Iînchidere se menţine la aproximativ 2. Eu comand poarta fetului atât în V3, cât şi în masă, fără pullupuri, pulldownuri sau prostii din astea. Se presupune că tranzistorii push-pull sunt împerecheaţi.T

 

d) Ce alte variante de comandă de FETuri mai am? Am tot cautat drivere high-side, dar multe au performanţe slabe comparativ cu un etaj discret (spre exemplu MCPurile de la microchip) şi vin la tensiuni extrem de mici (18V majoritatea, 30 doar două). Ca parte de putere vreau sa folosesc canal N atât high-side cât şi low-side, deci pe poarta tranzistorilor de sus îmi va trebui tensiune mai pozitivă decât tensiunea de putere - 18V-VGS îmi limitează tensiunea de putere enorm de mult.

Caut ceva ce e produs de un nume (ca să nu mă trezesc brusc fără piese), şi nu vine la bucată, un chip=un driver. 4 drivere/chip ar fi ok, 8 drivere cu lowside şi highside ar fi superb. Aveţi idee de o componentă de genul ăsta?

 

e) Se ştie că am nevoie de o tensiune mai pozitivă decât tensiunea de putere pentru a satura FEŢii high-side, e de preferat folosirea unui montaj de tip boost pentru a ridica o parte din tensiunea de putere? Cum trebuie proiectată încât să ţină acei 0.9A teoretici timp de 800ns, cât se încarcă poarta? Mă gândeam să folosesc pentru această problemă o a doua intrare, astfel încât etajul de microstep va avea două alimentări, una de ţ volţi de putere, şi una de ţ+16..20V pentru comandă de porţi, lăsându-l pe utilizatorul final să aducă tensiunea asta de undeva. Incomod, dar simplifică mult din proiect.

O variantă propusă de un prof e un condensator bootstrap, mai exact, 1n între punctul (R2-R3) şi punctul (Q1-Q2). Ăsta ar ridica aparent tensiunea de poartă (nu ştiu exact cu cât şi nu mă prind de ce), dar din ce m-am documentat, trebuie ţinut mereu pulsat, anulând astfel motivul pentru care doresc comandă eficientă a FETurilor - prinderea unor plaje mici din pwm.

 

Mulţam cui a avut răbdare să citească.