Procesor Intel 386 EX

[Vizitator rapo]

Buna,Vreau sa intocmesc o schema, care sa contina:*Un Procesor Intel 386 EX*16 KB RAM implementat cu 2 x 6234 (HITACHI HM6264B Series)*Port de iesire implementat cu un 74LS373*32 KB EPROM implementat cu un 27256 (M27256)Nu ma intereseaza altceva la schema decat conectarea acestor componente(fara intreruperi,protectii,multiplexari de adrese,etc) e o schema in scop didactic. Problema care o am este ca portul nu stiu exact cum sa-l conectez(nu ma pricep atat de bine la microprocesoare), se poate conecta la iesirile de date de la procesor, il conectez pe data outputs de la chip-urile de RAM? Si avand doar atatea componente banuiesc ca nu mai e nevoie de multiplexarea Chip Select-urilor pentru ca fiecare componenta poate fi facuta cu cate o iesire de la procesor (procesorul dispune de CS6:0 ). Precizez ca schema este doar in scop didactic, nu functional.Multumesc anticipat

[cirip]

De curiozitate, e tema/proiect de scoala? Ca altfel nu vad de ce te-ai agita cu un 386. Ptr un montaj de hobi e mult prea complex dpdv al cablajului, iar ptr ceva industrial e cam depasit.Cat despre conectarea lui 373, intrarile de date vor fi conectate permanent la busul de date al procesorului, iar intrarea de strobare, LE, trebuie decodificata din busul de adrese si semnalul de I/O activ. Decodifici in hardware adresa la care vrei sa raspunda 373. Nu stiu exact semnalele lui 386, ca nu m-am mai uitat de ani de zile pe asa ceva, dar ideea cam asta e.Daca nu e clar mai vino cu detalli si mai intreaba.Cirip

[Vizitator rapo]

E legat de facultate, dar nu e neaparat proiect, e ca sa sa-mi demonstrez mie si la un asistent ca as putea sa rezolv cerinta care am primit-o ca tema, desi nu am primit nici un indiciu despre cum s-ar face, doar cat am dedus eu din datasheets de la componente. Se foloseste 386 pt ca asta e acum procesorul de uz didactic de la facultate, in locul lui Z80.

[cirip]

A, ok. Am inteles. Pai la ce adresa de I/O vrei sa "raspunda" 373?Pune te rog un link la documentatia lui 386 pe care o folosesti, ca sa vb despre acelasi lucru.

[srdjan]

daca ai timp si bunavointa poti expune stadiul final la care ajungi? cu rugamintile de rigoare...eventual si cele intermediare deoarece m-ar interesa si pe mine sa aflu cum se face (grosso modo) dar fara sa ma chinui eu personal din lipsa de resurse materiale si spirituale

[Vizitator rapo]

Eu am lucrat dupa schema de la pagina 10 din datasheetul procesorului (Figure 3. Intel386? EX Embedded Processor 144-Pin TQFP Pin Assignment ). Daca este cineva binevoitor poate sa-mi mai dea indicii despre cum sa le leg(RAM, EPROM), schematic doar, sa vad daca am facut corect pana acum. Multumesc anticipat

[cirip]

Am tras un ochi. Asa la o vedere pe viteza, as zice asa: Trebuie sa faci un circuit combinational care sa iti dea un HIGH cand sunt indeplinite conditiile:-Adresa de pe busul de adrese coincide cu cea pe care ai decis sa o aloci 373-ului-M/IO# este LOW, ceea ce semnifica acces la I/O. Poti sa faci si cu HIGH, dar atunci adresa latchului 373 va face parte din spatiul de memorie.-D/C# este HIGH, adica ai un ciclu de date, nu de control -WR este LOW, ceea ce semnifica un ciclu de scriereSemnalul asta se va conecta la intrarea LE a latchului.Mai conectezi la intrarile D0 ... D7 ale latchului, bitii de date D0 ... D7 ai procesorului. De cate ori sunt indeplinite conditiile de mai sus, data este luata de pe bus si incarcata in latch.Citirea se face prin activarea lui OE sau daca vrei sa vezi permanent ce e in latch, conectezi LE la masa permanent.Sper ca nu mi-a scapat nici un semnal.Cirip

[Vizitator rapo]

Multumesc foarte frumos cirip. Mai am o nedumerire, la memorii, se specifica sa le leg un modul pe primii 8 biti si celalat pe restul. Dar modulele au 2 CS(CS1, CS2). Cum sa fac conexiunea de CS ca am nevoie sa selectez BLE# sau BHE# si CS(cu adresa coresp), aici nu inteles bine.

[cirip]

Din tabelul de la pag 4 al memoriei rezulta ca ptr a efectua orice operatie este necasar ca CS1=LOW si CS2=HIGH. Orice alta combinatie este invalida.Daca accesul este permanent pe 16 biti, atunci poti lega CS1 la masa permanent, iar CS2 sa fie activat numai atunci cand operezi cu memoriile. CS2 ale ambelor cipuri de memorie ar putea fi conectate in paralel. E doar o posibilitate. Tot asa se poate conecta CS2 la Vcc si selectia o faci cu un LOW pe CS1. depinde care varianta iti permite minimizarea numarului de porti necesare. Nu uita de semnalele R/W.Daca ai nevoie de acces la nivel de octet, respectiv capsula individuala, atunci cred ca trebuie facute decodari individuale ale semnalelor CS ptr fiecare cipan. Ecuatiile combinationale trebuie sa tina cont de BLE# si BHE# astfel incat conditia valida de forma CS1=LOW si CS2=HIGH ptr fiecare cip sa fie indeplinita numai atunci cand accesul este la octetul high sau low.Probabil ca ecuatia este mai stufoasa, dar iti recomand sa studiezei diagramele de la capitolul 7. Acolo este informatia de care ai nevoie. La pagina 10 de care pomeneai este doar configuratia pinilor, dar tu ai nevoie de diagramele de timp. Accesul la nivel de octet este ilustrat in fig 23. de la pag 50 , iar accesul pe 16 biti este aratata in fig 20 de la pag 47. Eu de acolo m-am inspirat.Studiaza formele de unda, gandeste circuitul si daca mai ai nelamuriri, posteaza. E prea mult de lucru ca sa ma apuc sa fac eu sinteza intregului CLC.

[Vizitator rapo]

Nu e complicat ca pe mine nu ma intereseaza CLC -ul sintetizat, il iau ca un BLACKBOX, ma intereseaza intrarile dinspre procesor, in BLACKBOX si iesirile catre modulele de memorie. Acum m-am prins care e faza cu CS-urile. Folosesc un blackbox cu intrare BLE sau BHE si cu un CS de la procesor si iesirea merge la unul din CS-urile modulelor si celalalt vine legat la masa sau la tensiune. Ma intereseaza schematic, ca principiu de functionare. Pe datasheet erau 2 tipuri de capsule TQFP(144 p) si PQFP(132 p) de accea am specificat pagina cu capsula care am folosit-o. Voi termina maine treaba cu memoriile. Mersi oricum.