Vizitator MaLaChI Postat Iunie 25, 2009 Partajează Postat Iunie 25, 2009 Cu alte cuvinte: Care e tensiunea minima pe care CMOS-uri o discern ca 1 logic?Intreb din experienta practica. Am citit in datasheeturi. Dar vreau o parere a cuiva care lucreaza cu ele! Multumesc anticipat. Link spre comentariu
roadrunner Postat Iunie 25, 2009 Partajează Postat Iunie 25, 2009 depinde de tensiunea de alimentare, de proces, de temperatura si de geometria portii. E safe sa spui ca tot ce e peste VDD-30% e considerat 1 logic De exemplu la pinii unui FPGA Spartan3 (VCCIO 3.3V)LVCMOS33 - 2.0 (VIH)LVCMOS33 - 0.8 (VIH)la un ATmega88 Input High Voltage, exceptXTAL1 and RESET pinsVCC = 1.8V - 2.4V 0.7VCCVCC = 2.4V - 5.5V 0.6VCCcel mai bine te uiti in datasheet la circuitul cu pricina.RR Link spre comentariu
Postări Recomandate
Creează un cont sau autentifică-te pentru a adăuga comentariu
Trebuie să fi un membru pentru a putea lăsa un comentariu.
Creează un cont
Înregistrează-te pentru un nou cont în comunitatea nostră. Este simplu!
Înregistrează un nou contAutentificare
Ai deja un cont? Autentifică-te aici.
Autentifică-te acum