Osciloscop, oscilograme...

[Vizitator]

350W cu cele 2 trafuri ATX FORW de 620uH in serie, secundarele in paralel. Cu timpul mort mai mare la IR2153 am obtinut 315W.

[Vizitator]

Am pus si eu ca @UNIT un secundar pe bobina rezonanta. Sus, curentul prin bobina,1A/div. Jos, tens pe secundar.

La rezonanta, sub si peste.

 

Revin, nu am RC pe bobina!

Editat Iulie 2, 2018 de Vizitator

[iop95]

Toate sunt conform manual...

Editat Iulie 2, 2018 de iop95

[Vizitator]

Am inlocuit traful de sus cu primar de 640uH cu unul ATX semipunte cu primarul de 3mH. Am scazut frecventa sub rezonanta ca sa arate aprox ca cel pus de @UNIT/ Ecler.

Am pus sonda atat in primar cat si pe MOS pt a vedea ca ciocurile din MOS nu se vad cand pui sonda pe traf.

 

 

REVIN: si comparatie traf 3mH cu Robert:

 

Editat Iulie 3, 2018 de Vizitator

[MVS]

@miticamy va rog frumos sa faceti urmatoarea comparatie intre cele 2 trafuri. 3mH si 640uH.

Montati pe rand cate unul, sursa sa fie la rezonanta si sa urmariti forma de unda pe primarul trafului. 

Parerea mea ar fi ca la cel cu inductanta mare fronturile nu sunt liniare. Nu stiu cum sa explic mai bine.

[Vizitator]

Dureaza inlocuirea trafurilor, pun 4 de la cel cu 3mH in jurul rezonantei sa se vada descarcarea capacitatilor care dau ciocul de curent. Sus curentul prin MOS si jos tensiunea pe el.

 

[Vizitator]

Si un amplificator facut cu ce am gasit in libraria TINA. Cine da un slew rate asa mic, tranzistorii lenesi?

 

[Marian]

Nu se vede a 2-a imagine, si nu se vad nici tipurile tranzistorilor din intrari, insa in principiu limitarea SR-ului este data in majoritate de curentul de la diferential si capacitatea de la compensarea din VAS, la dvs aveti ceva mai mult de 500uA prin fiecare brat de diferential si 10p CE la VAS, ceea ce ar trebui sa dea totusi un SR suficient. 

Puteti incerca un curent de mers in gol ceva mai mare in VAS ( reduceti valorile R22 si R23 ), si niste prefinali ceva mai buni gen BD139-140 ).

Posibil sa fie si ceva limitari la modele...

R32 si R33 nu-s necesare, VAS se ocupa in egala masura si de blocarea prefinalilor ca si de deschiderea lor.

Puteti shunta diodele serie pentru prepolarizarea etajului final, cu ceva cond, ceva sute de nF, poate 1u, pentru impedanta AC mai mica...

Editat Decembrie 29, 2018 de Marian

[vijelie02]

Ar fi indicat ca R29/R19=R13/R14

Mai bine ar fi fara C10.

Editat Decembrie 29, 2018 de vijelie02

[Vizitator]

[Marian]

Aveti un dezechilibru masiv intre impedantele intrarilor ( 50k la neinversoare si 10k la inversoare ), in circuitul practic asta cu siguranta s-ar traduce intr-un offset semnificativ pe iesire, mai ales la tranzistori cu hfe mic cum sunt cei de acolo.

Aveti o bucla inchisa foarte mare, mai bine de 36db ( cam 67x ), asta cumulat cu compensarea miller mica si degenerarile mici din diferentiale, poate duce ( si probabil ar face-o ) la instabilitate circuitul practic.

C10 este o compensare "fortata" dupa parerea mea, poate polua inversoarea, si in anumite conditii poate avea efectul opus ( chestii demonstrate practic pe proiectul meu mosfet400 ). Eu nu-l folosesc decat daca nu am incotro.

R32 si R33 nu sunt necesare, presupun ca ati dorit sa simulati caderea de pe superdioda, o puteti face cu 4 diode inseriate intre colectoarele VAS, si priza de la reactia negativa preluata dintre ele in mijloc. 

R20 si R21 sunt in plus.

R15 si R16 sunt cam mari, ele trebui sa asigure curentul de baza la SCC, doar cateva sute de uA mi se pare putin acolo, chiar daca modelele de simulare tind sa aiba un hfe mai idealist.

Cu alimentarea aia n-as merge mai sus de 27-33k.

C3 si C4 presupun ca ar trebui sa ajute la o mai buna rejectie, cu valori asa mici nu sunt sigur cat de eficient ar face-o, apoi SCC-urile astea sunt oricum foarte bune. De acord, nici nu strica.

 

Sigur, nimic din toate astea nu explica SR-ul destul de mic...

Incercati sa refaceti simularea cu R9 si R10 la 510 si apoi la 470R, vedeti ce rezultate obtineti.

O sa aveti un curent de mers in gol mai mare prin VAS, dar plecati de la sub 5mA deci nu va fi o problema.

[Vizitator]

 

 

Editat Decembrie 29, 2018 de Vizitator

[Marian]

La ultima simulare puteti confirma ca aveti cca 2mA prin shunturile de 300R?

Atata vreme cat curentul exista, trebui sa existe si SR bun, altfel erori in modele la tranzistori.

 

PS: Multe scheme publicate pe net sunt veritabile capcane, si multi pretinsi guru sunt de fapt paraleli cu electronica audio, as putea da exemple sonore de afara dar n-am s-o fac, nu-i despre ei.

Curentul in bazele diferentialelor se scurge prin impedantele lor, diferente atat de mari intre valorile rezistentelor dau diferente la fel de mari in polarizarile intrarilor, si diferenta aia se va regasi pe iesire ( probabil sute de mV offset ). 

Apoi o bucla inchisa asa mare inseamna o intersectie cu 0 destul de sus in frecventa, greu de estimat ce s-ar intampla cu faza in acel punct deoarece cu cat urci mai mult in frecventa, cu atat mai semnificativa este influenta polilor si zerourilor parazite din schema ( si sunt o multime chiar si in scheme simple ).

Plus ca o bucla inchisa mare slabeste performantele, pentru ca nivelul de reactie negativa este mai mic ( diferenta dintre bucla deschisa si cea inchisa ), mai ales la frecvente mai mari acolo unde conteaza mai mult.

Si rezistente in bazele VAS chiar n-au sens.

 

[gsabac]

Micsorarea valorii SR a generatorului nu duce la rezultate mai bune?

Dupa amplitudinea frontului intre 0,1 si 0,9 rezulta o frecventa limita de sus la -3dB de aproximativ F=0,35/Tf = 0,35/4uS = 87,5KHz, foarte buna.

Daca cuplati driverii si finalii aceasta frecventa va fi ceva mai mica, asa rezulta din schema pe care o analizati, care este o copie aproape fidela cu originalul Yroshi.

Deoarece filtrul de intrare are frecventa de taiere peste 1MHz, daca generatorul are impedanta mica 50-600 ohmi,

 el nu are o contributie importanta la valoarea mica pentru SR obtinuta la simulare.

Pentru marirea valorii "slew rate" deoarece tranzistorii folositi pina la driveri sunt performanti, puteti mari curentii prin ei, asa cum v-a sugerat @marian

 si micsora valoarea condensatorilor C6, C7 si C10 putin mai sus decit limita de oscilatie, bineinteles cu valori diferite cu sau fara etajele finale conectate.

Asa cum ati spus in prima postare, TIP33-34 sunt cam puturosi pentru un SR bun si doar micsorarea amplificarii de la circa 66 la 10-15 poate

 sa duca la rezultate mai bune, asta daca doriti "macelarirea" schemei initiale.

 

@gsabac

 

 

 

[Marian]

Schema de la care s-a plecat este o semi-tampenie, tocmai buna pentru multa galagie dar nimic mai mult ( tipul ala se poate lua cu Apex de mana ).

Asta e mai putin relevant, stiu...

Frecventa n-are legatura cu SR-ul, SR-ul este un timp de raspuns al schemei la o variatie brusca a tensiunii pe intrare.

Asa cum arata ultima simulare a D-lui Miticamy, SR-ul gasit de mine in LTspice a fost cum ma asteptam, mult peste acea valoare:

 

E normal, 1mA prin fiecare brat de diferential, cu doar 10p pe post de compensare, potentialul SR este enorm...

Limita de banda -3db e undeva spre 200khz.

Eu cred ca problemele sunt unele de modele in simulatorul folosit de Dl Miticamy.

As sugera sa se verifice intai psf-ul, sa se confirme ca acesta este ok, si apoi sa se incerce si alte modele de tranzistori, chiar si in VAS pentru simulare se pot folosi tot tranzistori de semnal.

 

LE: In lipsa etajului final, colectoarele VAS se conecteaza direct intre ele, si dintre ele se preia reactia negativa.

Asta pentru ca orice circuit de polarizare intre colectoare isi pierde utilitatea, deci si caderea de pe el devine irelevanta, nu este nevoie nici de limitare deoarece curentul prin VAS este dictat de diferential ( deci deja limitat ), si sarcina unui tranzistor din VAS este insasi tranzistorul de pe ramura opusa, ei functioneaza in contratimp, cand unul incepe sa se deschida mai mult, in egala masura si simultan celalalt incepe sa se inchida, de aici si echilibrul care este dictat de diferential.

Editat Decembrie 30, 2018 de Marian